Aes
硬體 AES：我們只能有一個解密實現嗎？
我想知道僅實施AES解密是否可以降低硬體成本？有沒有人有一些硬體 AES 實施成本（速度、大小）的例子？
在實踐中，AES 加密大多使用CTR 模式或一些經過身份驗證的加密，其中分組密碼本身僅用於加密。因此通常不需要在硬體中實現 AES 解密。
我們總是可以從硬體電路中刪除功能。僅實施 AES 加密可顯著降低硬體成本（與同時實施解密相比），但僅實施解密節省的成本要少得多（特別是對於成本優化而非速度優化的設計），因為：
- 解密需要（與加密一樣）前向計算輪密鑰，並且（特定於解密）儲存它們或向後走。因此，當省略加密時，通過省略所述儲存或向後走的能力可以為輪密鑰計算節省的相對較大的成本沒有等價物。
- 用於加密的S-box和用於解密的（反向）S-box 是不同的，通過省略解密 S-box 可以節省大量資金。然而，兩者不是同時需要的；在兩者之間共享一些門是可行的；甚至在沒有這樣做的速度優化實施中，仍然有可能將非活動 S-Box 的功耗（和相關成本）幾乎減少到零。
- 用於解密的MixColumns步驟比用於加密的步驟複雜得多，並且在兩者之間共享很多門是可行的，因此省略加密功能不一定會節省很多。