是否可以通過動態生成的雜湊鏈使 PoW ASIC 具有抗性？

比特幣的靜態工作量證明函式 SHA256(SHA256(data)) 顯然很容易實現為 ASIC，從而導致我們今天看到的重新集中化。

但是，如果 PoW 函式會根據最後一個挖出的區塊的雜湊值對每個新區塊進行更改呢？可以通過用最後一個塊的雜湊播種一個眾所周知的 PRNG 來生成一個新的雜湊鏈，並使用它從一個（大）眾所周知的雜湊函式池中生成一個雜湊函式鏈。

腳步：

1. RIPEMD(SHA2(SHA3(MD5(RIPEMD(SHA2(data)))))) => 摘要（即舊塊頭雜湊）
2. PRNG(摘要) => SHA2(MD5(SHA3(SHA3(RIPEMD(RIPEMD(數據))))))))
3. 摘要（即新的塊頭雜湊）

這樣，每個礦工都知道如何生成新的雜湊函式鏈，該雜湊函式必須用於為下一個塊生成具有特定標準（前導零）的摘要，但沒有人可以計算隨後的雜湊鏈，也沒有人可以實現靜態雜湊鏈電路，但必須使用 FPGA，這些 FPGA 必須對每個塊進行重新程式，並且必須能夠託管每個可能的雜湊鏈星座。如果雜湊鏈足夠複雜，甚至可能導致 FPGA 效率下降，這將有利於通用計算硬體並恢復“一個 CPU 一票”原則。

您如何看待這種方法？為什麼它可能有缺陷？

不可能有“抗 ASIC”算法這樣的東西。ASIC 是專門為實現算法而設計的，並且總是比任何 CPU 都快。

另一方面，具有 ASIC 阻力甚至可能不是一個好主意，因為具有諷刺意味的是，ASIC 將為此優化，通用電腦將被拋在後面，同時在能源消耗方面也更糟（似乎困擾很多人的事情）。

來源：https ://download.wpsoftware.net/bitcoin/asic-faq.pdf

引用自：https://bitcoin.stackexchange.com/questions/35679