Rsa
非確定性處理器在側通道攻擊中的應用
我正在閱讀“David MayHenk L. MullerNigel P. Smart”的“非確定性處理器”論文的摘要，在摘要中，他們提到了 Kocher 關於“對 Diffie-Hellman、RSA、DSS 實現的時序攻擊的論文”，和其他系統“
非確定性處理器在側通道攻擊中的應用是什麼？
非確定性處理器通常作為改變處理器時序和功率的方法出售。據我所知，它們是理論上的同步系統，因為我從未見過任何實際建構過的文獻。前提是，如果您有不同的指令順序和完成時間，那麼您對側通道攻擊具有一定程度的強韌性。重要的是要注意這些仍然是同步系統。我所知道的與硬體存在的最接近的工作是Palem、George 和 Marr的 機率計算工作。
您可以輕鬆地創建一個具有非同步邏輯的非確定性系統。當我製作非同步系統時，由於完成樹，產生雜訊是微不足道的，我確實在完成邏輯中添加隨機雜訊以減慢它的速度，以驗證抗 EMI 的強韌性。由於所有邏輯的隨機完成時間，這種方法將使電路對側通道攻擊具有強韌性。話雖如此，非同步電路的雙軌編碼意味著您不能進行功率攻擊，而只能進行定時攻擊。您可以調整完成樹的大小，以便它們始終需要相同的時間；然而，這將消除非同步電路的速度增益。